シラバス参照／授業情報参照
シラバス参照／授業情報参照
シラバス参照／授業情報参照
| 更新日時 | 2019/09/24 10:44 |
|---|---|
| 科目分類 | 専門教育科目 |
| 時間割コード | TD30232 |
| 授業科目名 | コンピュータハードウェア基礎 |
| 授業科目名（英語） | Computer Hardware Basics |
| 科目コード | TD30230 |
| 科目ナンバー | |
| 主担当教員（所属） | 濱口 清治(総合理工学部知能情報デザイン学科) |
| 単位数・時間数 | 2.0 |
| 履修年次 | 1年,2年,3年,4年 |
| 開講学期 | 2019年度 後期 |
| 曜日・時限 | 月5,月6 |
| 選択／必修／選択必修／自由 | |
| 履修資格 | |
| 各種教育プログラム名称 |
| 授業形態 | 講義 |
|---|---|
| 授業の目的 |
ディジタル回路設計の基礎となる組み合わせ回路と順序回路について理解する． The course objective : To understand combinational circuits and sequential circuits which are the basis of digital circuit designs |
| 授業の到達目標 |
組合せ回路と順序回路についての知識を有しているかを評価する．具体的には以下の達成目標の評価による． (1) 2進数やその演算を理解している (2) 論理式と組み合わせ回路について理解している (3) 順序回路の基本動作と状態遷移機械との対応を理解している (4) 順序回路の基本ブロックと最小化手続きについて理解している At the end of the course, students should be able to do the followings, and are evaluated accordingly. 1. Manipulation of binary numbers and their operations. 2. Conversion between logic formulas and combinational circuits. 3. Conversion between sequential circuits and finite state machines 4. Usage of basic components of sequential circuits and application of state minimization procedures |
| 授業の内容および方法 |
1. 数の体系(1) N進数と2進数，2進加算と2の補数表示，溢れと桁上がり 2. 論理関数と基本論理ゲート 論理関数，基本論理ゲート，論理式，論理回路 3. 論理関数の性質と組み合わせ回路 論理式(主加法標準形など)，論理関数の性質，組み合わせ回路 4. 論理ゲートの内部構造 電子回路としての基本論理ゲート，CMOS回路，消費電力 5. 組合せ回路の簡単化(1) カルノー図と簡単化手続き 6. 組合せ回路の簡単化(2) ドントケアを含むカルノー図と簡単化手続き 7. 論理ゲートの動作と基本的な構成要素 タイミング，グリッチ，加算・減算の回路，マルチプレクサ 8. 組合せ回路復習/中間試験 9. 順序回路の基礎 記憶素子，同期式順序回路とその動作 10. 順序回路と状態遷移図(1) 状態遷移図から同期式順序回路を構成する手続き 11. 順序回路と状態遷移図(2) 同期式順序回路から状態遷移図を構成する手続き 12. 順序回路の基本ブロックとその動作 レジスタファイル，カウンタ，シフトレジスタ，メモリ 13. 記憶素子の動作 SRラッチ，Dラッチ，Dフロップフロップ，クロックスキュー 14. 順序機械の最小化 順序機械の状態数最小化の手続き 期末試験 1. Number Systems (1) 2. Logic functions and basic logic gates 3. Properties of logic functions and combinational circuits 4. Internal structures of logic gates 5. Minimization of combinational circuits(1) 6. Minimization of combinational circuits(2) 7. Behavior of logic gates and basic components 8. Reviews and exams on combinational circuits 9. Basics of sequential circuits 10. Sequential circuits and state transition diagrams(1) 11. Sequential circuits and state transition diagrams(2) 12. Basic blocks of sequential circuits and their behaviors 13. Memory elements and their behaviors 14. State minimization Final examination |
| 授業の進め方 |
下記教科書と配付資料を用いた講義形式 Based on the following textbook and handouts. |
| 授業キーワード | 論理回路，組合せ回路，順序回路 |
| テキスト（図書） | |
| 参考文献（図書） | |
| 参考文献（その他）・授業資料等 |
D. M. ハリス，S. L. ハリス著：ディジタル回路設計とコンピュータアーキテクチャ，第2版，翔泳社，2017年． IISBN978-4-7981-4752-9 D. M. Harris and S. L. Harris: Digital Design and Computer Architecture, Second Edition, Morgan Kaufmann, 2012, ISBN 978-0123944245. |
| 成績評価の方法およびその基準 |
(1) 中間試験と2回のレポートによって，達成目標の(1)と(2)を評価する． (2) 期末試験と2回のレポートによって，達成目標の(3)と(4)を評価する． (3) それぞれの達成目標について，試験とレポートの比重は 7:3 である．(1)(2) について60% 以上，かつ (1)-(4)について 60% 以上で合格とする． ただし，中間試験，期末試験の不合格者の一部については，追試験を行う場合がある． Final grade is evaluated as follows. 1. Goal (1) and (2) are evaluated through the 1st exam and two reports. 2. Goal (3) and (4) are evaluated through the 2nd exam and two reports.3. 3. For each goal, the ratio of the exam and the report is 70% to 30%, and for (1) and (2) 60% of the score must be achieved, and for (1) through (4) 60% of the score must be achieved. There may be extra examinations. |
| 履修上の注意 |
講義以外の自己学習時間として，1回の講義につき，予習90分，復習90分が必要． Except for lectures, attendees are required to spend 90min. for preview and 90min review for each class. |
| オフィスアワー |
事前にメールなどで希望日時を知らせて下さい．調整します． Please notify when it is appropriate by e-mail. |
| ディプロマポリシーとの関係区分 | |
| 使用言語区分 | 日本語のみ |
| その他 |
| No. | 担当教員 | 担当教員所属 |
|---|---|---|
| 1 | 濱口 清治 | 総合理工学部知能情報デザイン学科 |
| 時間割所属 | 時間割コード | 授業科目名 |
|---|---|---|
| 総合理工学部 | TB50012 | コンピュータ・ハードウェア基礎 |
| 総合理工学部 | TD30232 | コンピュータハードウェア基礎 |
| 教養教育 | KD30232 | コンピュータハードウェア基礎 |